跳转至

计算机组成原理

课程信息随培养方案变化

本页不固定学分、学期、教师、培养性质或考试题型。不同专业和教学班可能在 ISA、实验平台与内容深度上存在差异，请以当年教学大纲和课程通知为准。

知识地图

  • 数据表示与运算：整数、补码、溢出、浮点表示和算术电路。
  • 指令系统：指令格式、寻址方式、数据通路与控制信号。
  • 处理器实现：单周期、多周期与流水线处理器。
  • 流水线冲突：结构、数据和控制冲突，以及旁路、停顿和预测等处理方法。
  • 存储层次：局部性、Cache 映射/替换/写策略和主存组织。
  • I/O 与中断：总线、设备控制、中断和 DMA 等机制。

主题取舍和具体 ISA 应按当年大纲核对，不能把 IEEE 754、某种流水线图或 Cache 计算题写成跨教学班的固定“必考”内容。

实践形态

课程实践可能采用 Verilog/SystemVerilog 与 FPGA，也可能使用 Logisim 等模拟器；处理器目标也可能是 MIPS、RISC-V 或课程自定义 ISA。常见训练包括数据通路、控制器、流水线和 Cache，但这些只是可能形态，不代表当前教学班必须完成完整流水线 CPU。

开始实验前确认：

  1. 指定 HDL、仿真器/开发板和工具版本；
  2. ISA 子集、时序约束和复位/异常语义；
  3. 自动评测接口、允许复用的模块和报告要求；
  4. 课程组对协作、开源代码与生成式 AI 的规定。

学习方法

  1. 对每条指令逐项追踪“取指—译码—执行—访存—写回”的数据和控制路径。
  2. 用时序图分析数据相关、旁路与停顿，不只记结论。
  3. 对 Cache 题先写清容量、块大小、相联度、地址位宽和写策略，再计算字段与命中行为。
  4. 将 HDL 模块测试拆小，先验证组合逻辑和单周期状态，再集成处理器。

参考资料

  • 南京大学计算机学院课程体系：用于定位培养体系；个人课程信息仍以适用培养方案为准。
  • David A. Patterson、John L. Hennessy：《Computer Organization and Design》：通用参考教材，版本和 ISA 章节需与课程匹配。